Elektrische Beschichtung für das Wafer Level Packaging
Das Wafer Level Chip Scale Packaging (WLCSP) setzt sich immer mehr durch, da die Industrie immer kleinere und dünnere mikroelektronische Gehäuse verlangt. WLCSP ermöglicht kleinere Formfaktoren, verbesserte elektrische Leistung und eine relativ einfachere Struktur als herkömmliche Drahtbond- oder Interposer-Gehäusetechnologien. PacTech bietet hochmoderne Wafer-Bumping- und WLCSP-Lösungen wie RDL und Kupfersäulenbeschichtung:
- Cu-Pillar-Bumping mit Bump-Durchmessern von nur 25 Mikrometern
Mögliche Metallstapel für Pillar Cu, Cu/SnAg, Cu/Ni/SnAg
- Bump-on-Pad- und Bump-on-Polymer-Verfahren
- Ein- und mehrlagige Cu-Umverteilung mit mehreren Polymer-Repassivierungsmaterialien zur Auswahl
- Anwendbar auf Silizium-, Glas- und GaN-Substraten, 100mm bis 200mm Wafer
Electroplating-Beispiel (nach unten scrollen)
1. Start
Ziel ist es, die auf einer Isolierschicht aufgebrachten Verbindungen neu zu verteilen. Der Prozess beginnt mit einer Passivierungsschicht auf der Isolierschicht.
2. Seed Layer
Eine Keimschicht, in der Regel aus gesputtertem oder aufgedampftem Metall, wird auf das Objekt gelegt, um neue Verbindungsmöglichkeiten zu schaffen.
3. Photoresist
Licht wird zur Maskierung des Fotolacks und zur Erzeugung neuer Muster für Verbindungen verwendet. Je nach Polarität des Lichts werden die Materialien unterschiedlich geschwächt oder gehärtet.
4. Photolithography
„Lorem ipsum dolor sit amet, consectetur adipiscing elit, sed do eiusmod tempor incididunt ut labore et dolore magna aliqua. Ut enim ad minim veniam, quis nostrud exercitation ullamco laboris nisi ut aliquip ex ea commodo consequat. Duis aute irure dolor in reprehenderit in voluptate velit esse cillum dolore eu fugiat nulla pariatur. Excepteur sint occaecat cupidatat non proident, sunt in culpa qui officia deserunt mollit anim id est laborum.“
5. Electroplating
In den nun maskierten Bereichen wird durch den Galvanisierungsprozess eine dünne Schicht, z. B. Kupfer oder andere Leiterbahnen, auf die Keimschicht aufgebracht.
6. Resist Stripping
Die durch die Fotolithografie erzeugte Maske wird vom Objekt abgezogen, damit die Keimschicht im nächsten Prozess erneut bearbeitet werden kann.
7. Etching
Unerwünschte Materialien, in diesem Fall die Keimschicht, werden vom Objekt entfernt, so dass die Keim- und die Kupferschicht genau die gleiche Größe haben.
8. Passivation
Abscheidung der Passivierungsschicht. Diese trennt die neu positionierten elektronischen Verbindungen nach der Maskierung im nächsten Prozess der Fotolithografie.
9. Photolithography
Die zweite Maskierung in diesem Prozessbeispiel. An bestimmten Stellen wird die Passivierungsschicht entfernt, um neue Flächen für die Unterbump-Metallisierung zu schaffen.
10. Electroless UBM
In den maskierten Zwischenräumen zwischen den passivierten Schichten werden Metallschichten gestapelt, um den integrierten Schaltkreis für verschiedene Anwendungen zu vervollständigen.
11. Solder Ball
Auf die UBM-Schicht können nun Lötpunkte oder Kupfersäulen für spätere Anwendungen wie Flip-Chip platziert werden.
