Elektrische Beschichtung für das Wafer Level Packaging

Elektrische Beschichtung für das Wafer Level Packaging

Das Wafer Level Chip Scale Packaging (WLCSP) setzt sich immer mehr durch, da die Industrie immer kleinere und dünnere mikroelektronische Gehäuse verlangt. WLCSP ermöglicht kleinere Formfaktoren, verbesserte elektrische Leistung und eine relativ einfachere Struktur als herkömmliche Drahtbond- oder Interposer-Gehäusetechnologien. PacTech bietet hochmoderne Wafer-Bumping- und WLCSP-Lösungen wie RDL und Kupfersäulenbeschichtung:

  • Cu-Pillar-Bumping mit Bump-Durchmessern von nur 25 Mikrometern

  • Mögliche Metallstapel für Pillar Cu, Cu/SnAg, Cu/Ni/SnAg

  • Bump-on-Pad- und Bump-on-Polymer-Verfahren
  • Ein- und mehrlagige Cu-Umverteilung mit mehreren Polymer-Repassivierungsmaterialien zur Auswahl
  • Anwendbar auf Silizium-, Glas- und GaN-Substraten, 100mm bis 200mm Wafer
RDL Redistribution Layer

WAFER LEVEL PACKAGING-Dienstleistungen

Elektrische Beschichtung

Die Galvanotechnik oder elektrochemische Abscheidung ist ein Verfahren, bei dem ein Gegenstand auf einem beliebigen Substrat mit einer Metallschicht beschichtet wird. RDL und Kupfersäulen zum Beispiel gehören zu diesem Verfahren.

Chemische Beschichtung

Kostengünstige, maskenlose chemische Abscheidung verschiedener Metalle auf der Waferoberfläche, die als intermetallische Verbindung dienen oder die Zuverlässigkeit und Leistung des Produkts verbessern.

Laserunterstütztes Bonden

Das lasergestützte Bonden ist ein Verbindungsverfahren, bei dem zwei Materialoberflächen mit Hilfe von Laserenergie miteinander verbunden werden.

Solder Balling

Verschiedene Technologien zur Lotabscheidung zur Bildung von Lotkugeln für WLCSP- und Flip-Chip-Verbindungen.

Montage von Bauteilen auf Wafer-Ebene

Montage auf Wafer-Ebene durch Aufbringen von Chips oder verschiedenen passiven Komponenten auf der Wafer-Oberfläche.

Wafer-Ausdünnung

Ausdünnen der Waferrückseite für Stanzformen in der Endverpackung.

Wafer-Metallbeschichtung

Anwendung verschiedener Metallbeschichtungen durch Aufdampfen oder Sputtern auf der Waferrückseite zur Verbesserung der Chipleistung.

Wafer-Dicing

Hochpräzise und genaue Vereinzelung von Chips auf einem Wafer.