電気メッキサービス
WLCSP (Wafer Level Chip Scale Packaging) は、マイクロエレクトロニクスパッケージの小型化、薄型化の要求により、普及が進んでいます。WLCSPは、従来のワイヤーボンドやインターポーザ・パッケージング技術に比べ、より小さなフォームファクタ、電気性能の向上、比較的シンプルな構造を可能にします。パックテックは、RDLや銅柱めっきなど、最先端のウェハバンピングとWLCSPのソリューションを提供しています。
- バンプ径25ミクロンまでの銅ピラーバンピング
ピラー用メタルスタック Cu, Cu/SnAg ,Cu/Ni/SnAg
- バンプオンパッドおよびバンプオンポリマープロセス
- 単層および多層のCu再分配と、複数のポリマー再活性化材料から選択可能
- シリコン、ガラス、GaN基板、100mm～200mmウェハに適用可能
電気めっきの例（下にスクロール）
1. 開始
その目的は、絶縁層上に配置された接続を再分配することである。このプロセスは、絶縁層の上にパッシベーション層を形成することから始まります。
2. シード層
通常、スパッタリングや蒸着で作られるシード層がオブジェクトの上に置かれ、新しい接続の可能性を生み出します。
3. フォトレジスト
シード層上に感光性有機材料であるフォトレジストを配置する。次工程のフォトリソグラフィーでマスキングを可能にする。
4. フォトリソグラフィー
光は、フォトレジストをマスクし、接続用の新しいパターンを生成するために使用されます。光の極性によって、材料が弱くなったり、強くなったりと、さまざまな影響を受けます。
5. 電気メッキ
マスクされた領域には、電気めっきプロセスにより、シード層上に銅などの導体薄膜を析出させる。
6. レジスト剥離
フォトリソグラフィーで作成したマスクは、次の工程で種膜を作り直すために、対象物から剥がされる。
7. エッチング
不要なもの（この場合はシード層）をオブジェクトから取り除き、シード層と銅層がまったく同じサイズになるようにします。
8. 不動態化
パッシベーション層の成膜。これにより、次工程のフォトリソグラフィーでマスキングした後、新たに配置された電子的な接続部を分離する。
9. フォトリソグラフィー
このプロセス例の2回目のマスキング。特定の位置でパッシベーション層を除去し、バンプ下メタライゼーションのための新たな空間を作り出す。
10. 無電解UBM
パッシベーション層とパッシベーション層の間のマスクされた空間に金属層を積層し、さまざまな用途の集積回路を完成させる。
11. はんだボール
UBM層上にハンダバンプや銅柱を配置し、フリップチップのような後続のアプリケーションに使用することができます。
