PACTECH’S DIENSTLEISTUNGEN IM BEREICH WAFER LEVEL PACKAGING

Als Pionier auf dem Gebiet der stromlosen Beschichtung von Wafern bietet PacTech seit über 25 Jahren WLP-Dienstleistungen für die Halbleiter- und Elektronikindustrie an. Wir haben unsere WLP-Kapazitäten ständig erweitert und Spitzentechnologien entwickelt, um die Verarbeitung von Chips mit höherer Dichte und kleinerer Größe zu unterstützen.

Wir bieten verschiedene Metallisierungsverfahren an, darunter galvanische Beschichtung, stromlose Beschichtung, Sputtern und Aufdampfen. Es gibt verschiedene Möglichkeiten des Lotauftrags, wie z. B. Schablonendruck, Solder-Ball-Placement, Electroplating sowie Kupfersäulen, die auf spezifische Layout- und Montageanforderungen abgestimmt sind.

Darüber hinaus verfügt PacTech über modernste Mess- und Analysegeräte, die den Entwicklungs- und Produktionsprozess unterstützen: Röntgen, Schertest, AOI, FIB, REM, chemische Analyse, usw.

Wir bieten WLP-Dienstleistungen weltweit von allen drei PacTech-Standorten in Europa, Amerika und Asien aus an. Unsere professionellen WLP-Spezialisten empfehlen die leistungsfähigsten und kosteneffizientesten Lösungen und unterstützen die Entwicklung kundenspezifischer Prozesse, die nicht in den Standardangeboten enthalten sind.

Unsere WLP-Dienstleistungen werden in einer Vielzahl von Industrieanwendungen eingesetzt, darunter in der Automobilbranche, der Luft- und Raumfahrt, der Landwirtschaft, dem Handel, der Kommunikation, der industriellen Energieversorgung, 5G und RF und vielen mehr. Sie sind für zahlreiche Montage- und Packaging-Anwendungen geeignet, wie z.B.:

  • Flip Chip Package on Package (FC PoP)
  • 3D Integrated Circuit (IC)
  • 2.5D Interposter

  • Flip Chip
  • Embedded Integrated Circuit (IC)

  • Fan-Out Wafer Level Packaging (FO WLP)
  • Wafer Level Chip Scale Packaging (WLCSP)

UNSERE DIENSTLEISTUNGEN NACH VERFAHREN

Wafer Level Packaging WLP Process Chain

DIENSTLEISTUNGEN FÜR DAS WAFER LEVEL PACKAGING

Wafer Level Redistribution RDL

Wafer Level Umverdrahtung/RDL

Umverdrahtung von Pads auf einem Wafer mit Metall- und Dielektrikumsschichten.

Copper Pillar

Kupfersäulen

Galvanisierter Cu-Pfeiler mit optionaler Ni-Diffusionsbarriere und SnAg-Kappe für kostengünstige Flip-Chip-Verbindungen mit kleinem Pitch.

Wafer Level UBM Electroless Plating

Stromlose Beschichtung

Kostengünstige, maskenlose chemische Abscheidung verschiedener Metalle auf der Waferoberfläche, die als intermetallische Verbindung dienen oder die Zuverlässigkeit und Leistung des Produkts verbessern.

Solder Bumping Balling

Solder Bumping

Verschiedene Technologien zur Lotabscheidung zur Bildung von Lotkugeln für WLCSP- und Flip-Chip-Verbindungen.

Bonding and Assembly

Montage von Bauteilen auf Wafer-Ebene

Montage auf Wafer-Ebene durch Aufbringen von Chips oder verschiedenen passiven Komponenten auf der Wafer-Oberfläche.

Wafer Thinning

Wafer-Ausdünnung

Dünnen von Wafern mit unterschiedlichen Oberflächenstrukturen auf Vorder- und Rückseite.

Wafer Backside Metallization

Wafer-Metallbeschichtung

Vollflächige Metallisierung der Waferrückseite durch Aufdampfen oder Sputtern zur Verbesserung der Chipleistung.

Wafer Sawing Dicing

Wafer-Dicing

Hochpräzise und genaue Vereinzelung von Chips auf einem Wafer.